| Item type |
学術雑誌論文 / Journal Article(1) |
| 公開日 |
2023-02-28 |
| タイトル |
|
|
タイトル |
部分回路除去に対する含意関係の不変性について |
| タイトル |
|
|
タイトル |
On Invaliant Implication Relataions for Removing Partial Circuits |
|
言語 |
en |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題 |
テスト生成 |
| キーワード |
|
|
主題 |
静的学習 |
| キーワード |
|
|
主題 |
論理合成 |
| キーワード |
|
|
主題 |
含意関係 |
| キーワード |
|
|
主題 |
冗長除去 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
| 著者 |
市原, 英行
梶原, 誠司
樹下, 行三
ICHIHARA, Hideyuki
KAJIHARA, Seiji
KINOSHITA, Kozo
|
| 抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
大規模論理回路の簡単化のためにはテスト生成手法を応用することが有効であるが,そこではテスト生成アルゴリズムのSOCRATESで用いられる静的学習で得られる回路内部の信号線の信号値の含意関係を利用することが重要な役割を占めている.しかしながら,信号値の含意関係は回路構造に依存するため,多段階に回路変換を繰り返す場合には,変換ごとに含意関係を求め直す必要があった.本論文では,回路内の一部のゲートや信号線を除去するような回路変換において,変換前の回路に対する静的学習で得られた含意関係のうち,どのようなものが変換後の回路で無効になるかを考察する.次に冗長除去において,静的学習をやり直さなくても回路変換前後で不変である含意関係を冗長判定に用いて,冗長除去を効率化する手法を提案する.ベンチマーク回路に対する実験では,従来手法と比較して,本手法により約60倍の高速化した例が存在した. |
| 書誌情報 |
電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ
巻 J79-D-1,
号 12,
p. 1037-1045,
発行日 1996-12-25
|
| 出版者 |
|
|
出版者 |
電子情報通信学会 |
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
09151915 |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10071319 |
| 権利 |
|
|
権利情報 |
copyright©1996 IEICE |
| 関連サイト |
|
|
|
識別子タイプ |
URI |
|
|
関連識別子 |
http://www.ieice.org/jpn/trans_online/index.html |
|
|
関連名称 |
http://www.ieice.org/jpn/trans_online/index.html |
| フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
| 著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
j79-d1_12_1037.pdf (586.5 kB)
