| Item type |
学術雑誌論文 / Journal Article(1) |
| 公開日 |
2023-02-28 |
| タイトル |
|
|
タイトル |
テーブル参照型FPGAにおける論理ブロックの検査法 |
| タイトル |
|
|
タイトル |
A Test Methodology for Configurable Logic Blocks of a Look-up Table Based FPGA |
|
言語 |
en |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題 |
FPGA |
| キーワード |
|
|
主題 |
論理ブロック |
| キーワード |
|
|
主題 |
ルックアップテーブル |
| キーワード |
|
|
主題 |
プログラム |
| キーワード |
|
|
主題 |
故障検出 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
| 著者 |
道西, 博行
横平, 徳美
岡本, 卓爾
井上, 智生
藤原, 秀雄
MICHINISHI, Hiroyuki
YOKOHIRA, Tokumi
OKAMOATO, Takuji
INOUE, Tomoo
FUJIWARA, Hideo
|
| 抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
テーブル参照型FPGA(以下,単に,FPGAと呼ぶ)を任意にプログラムするときの正当性を効率良く検査することは,出荷時の検査として重要である.本論文では,FPGAの主要な構成要素の一つである論理ブロック(CLB)を対象に,この種の正当性の検査法を提案している.CLBは一つのルックアップテーブル(LUT),二つのマルチプレクサおよび一つのDフリッブフロップから構成されるものとしている.ここでは,たかだか一つのCLBに多重故障が起こり得るという前提のもとで,まず,一つのCLBを単独に検査する場合のプログラムとテストパターンを導出している.次に,FPGA上でのCLBの配置の規則性に着目して,上述したプログラムとテストパターンを,すべてのCLBに対して同時に適用する方法を与えている.最後に,FPGA内のすべてのCLBを検査するためのプログラム回数が,アレーサイズ(CLB数)に依存しないことを明らかにしている. |
| 書誌情報 |
電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ
巻 J79-D-1,
号 12,
p. 1141-1150,
発行日 1996-12-25
|
| 出版者 |
|
|
出版者 |
電子情報通信学会 |
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
0915-1915 |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10071319 |
| 論文ID（NAID） |
|
|
関連タイプ |
isIdenticalTo |
|
|
識別子タイプ |
NAID |
|
|
関連識別子 |
110003315645 |
| 権利 |
|
|
権利情報 |
copyright©1996 IEICE |
| 関連サイト |
|
|
|
識別子タイプ |
URI |
|
|
関連識別子 |
http://www.ieice.org/jpn/trans_online/index.html |
|
|
関連名称 |
http://www.ieice.org/jpn/trans_online/index.html |
| フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
| 著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
j79-d1_12_1141.pdf (701.3 kB)
