| Item type |
テクニカルレポート / Technical Report_02(1) |
| 公開日 |
2023-05-26 |
| タイトル |
|
|
タイトル |
異種命令セット同時実行プロセッサの実装に向けた評価 |
| タイトル |
|
|
タイトル |
Evaluation of a Simultaneous Multiple Instruction-sets Execution Processor towerd the Implementation |
|
言語 |
en |
| 言語 |
|
|
言語 |
jpn |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者 |
田端, 猛一
塩田, 耕太郎
北村, 俊明
TABATA, Takekazu
SHIOTA, Kotaro
KITAMURA, Toshiaki
|
| 抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
近年,携帯機器などの機能向上が激しく,これに用いられるプロセッサは,高性能化と低消費エネルギーの両立を要求されている.我々は,これに応える1方式としてVLIWバックエンド上に異なる命令セットのSMT (Simultaneous Multi-Threading)を構成するOROCHIプロセッサを提案し開発を行っている.プロセッサを実装するにあたり,その独特な構造による性能と面積のトレードオフが多数存在しており,それらを適切に実装しなければ,本来のパフォーマンスを得ることができない.本稿では,これら性能と面積のトレードオフについてまとめ,その中の特徴の異なるスレッド間の競合によるキャッシュヒット率の評価を行うとともに,他のスレッドのパイプラインのストールがどの程度影響を与えているか評価を行う. |
| 抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
Recently, mobile devices have many functionalities and these applications require high performance and low power consumption to processors used in them. As one method to answer these situations, we are developing the OROCHI processor which composes SMT (Simultaneous Multi-Threading) of a different instruction sets on the VLIW backend. This processor has many trade offs of the performance and the area by the unique structure. To get the maximum performance, they need appropriately implementation. In this paper, we describe these trade offs. And, we evaluate the data cache hit rate by influence of conflict between threads which have the different feature and the effect by pipeline stalls of another thread. |
| 書誌情報 |
情報処理学会研究報告. 計算機アーキテクチャ研究会報告
巻 2007,
号 115,
p. 95-100
|
| 出版者 |
|
|
出版者 |
情報処理学会 |
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
0919-6072 |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 論文ID（NAID） |
|
|
関連タイプ |
isIdenticalTo |
|
|
識別子タイプ |
NAID |
|
|
関連識別子 |
110006533757 |
| 権利 |
|
|
権利情報 |
ここに掲載した著作物の利用に関する注意：本著作物の著作権は（社）情報処理学会に帰属します。本著作物は著作権者である情報処理学会の許可のもとに掲載するものです。ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします。 |
| 権利 |
|
|
権利情報 |
The copyright of this material is retained by the Information Processing Society of Japan (IPSJ). This material is published on this web site with the agreement of the author (s) and the IPSJ. Please be complied with Copyright Law of Japan and the Code of Ethics of the IPSJ if any users wish to reproduce, make derivative work, distribute or make available to the public any part or whole thereof. All Rights Reserved, Copyright (C) Information Processing Society of Japan. |
| 関連サイト |
|
|
|
識別子タイプ |
URI |
|
|
関連識別子 |
http://www.ipsj.or.jp/ |
|
|
関連名称 |
http://www.ipsj.or.jp/ |
| フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
| 著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
IPSJ-ARC07175018.pdf (623.5 kB)
