@techreport{oai:hiroshima-cu.repo.nii.ac.jp:00001770,
 author = {弘中, 哲夫 and 土江, 竜雄 and HIRONAKA, Tetsuo and TSUCHIE, Tatsuo},
 issue = {102},
 month = {1997-10-28, 2023-05-26},
 note = {application/pdf, 今後LSI内外のバスは動作速度向上に伴って高速化するが, それとともに配線遅延が問題化する. つまり, 従来のバスではすべてのバス配線間での信号到着の同時性を保証することが難しく, 従来のバス・アーキテクチャではスキューの保証が困難になる. 本稿では従来のシリアルリンクの利点を採り入れる事により, 伝送遅延が大きく信号到着の同時性が保証できない状況下であっても対応可能な大容量高速バスアーキテクチャである SPBusを提案する. SPBusは従来のバスアーキテクチャに比べ, 必要なバンド幅に応じて配線数を増減できる柔軟なバス・アーキテクチャである., As the I/O bus speed of LSI grows faster, the more the bus line delay cause trouble. For high speed bus we can not except all signals to reach the receivers within the same clock, that means bus line skew would cause trouble. In this paper we propose a new skew proof bus architecture with the ability to achieve scalable high band width by increasing the number of bus lines.},
 title = {次世代の高速大容量シリアルリンクアーキテクチャの提案},
 year = {},
 yomi = {ヒロナカ, テツオ and ツチエ, タツオ}
}