@techreport{oai:hiroshima-cu.repo.nii.ac.jp:00001768,
 author = {三谷, 陽介 and 平松, 健 and 内田, 裕志 and 弘中, 哲夫 and マタウシュ, ハンス ユルゲン and 小出, 哲士 and MITANI, Yosuke and HIRAMATSU, Takeshi and UCHIDA, Hiroshi and HIRONAKA, Tetsuo and MATTAUSCH, Hans Jurgen and KOIDE, Tetsushi},
 issue = {112},
 month = {2002-11-27, 2023-05-26},
 note = {application/pdf, スーパスカラ,SMTなどの技術による並列度の増加に伴い,レジスタファイルのポート数,エントリ数は増加する傾向にある.ポート数やエントリ数の増加は,面積増大,アクセスタイムの増加といった問題を引き起こす.この問題に対処する方法として,高速かつ小面積で構成できるマルチバンク構成レジスタファイルの利用を考え,従来のマルチポートレジスタファイルに比べて70%の面積削減,48.6%のアクセスタイム削減を実現した.しかし,マルチバンク構成レジスタファイルには,バンクのアクセス競合による性能低下の可能性がある.本稿では,マルチバンク構成レジスタファイルのためのアクセス競合回避手法を提案し,シミュレーションによる性能評価を行う.評価結果により,提案手法を適用することで,マルチバンク構成レジスタファイルを通常のマルチポートレジスタファイルの代わりに利用してもほぼ同等の性能を得られることがわかった., Superscalar and SMT processors require a large register file which increases chip size and access time. To solve this problem, we use multi-bank register file which reduces 70% in chip size and 48.6% in access time. However, multi-bank regsiter file cause performance degradation by bank conflictions. This paper proposes access conflict resolution methods for superscalar processors with multi-bank register file in order to reduce bank conflicts. Our experimental evaluation shows that a multi-bank register file supported by access confilct resolution methods can achieve nearly the same performance as a ideal multi-port register file.},
 title = {マルチバンク構成レジスタファイルを用いたスーパスカラプロセッサの構成方式に関する検討},
 year = {},
 yomi = {ミタニ, ヨウスケ and ヒラマツ, タケシ and ウチダ, ヒロシ and ヒロナカ, テツオ and マタウシュ, ハンス ユルゲン and コイデ, テツシ}
}