Item type |
テクニカルレポート / Technical Report_02(1) |
公開日 |
2023-05-26 |
タイトル |
|
|
タイトル |
動的再構成可能なプロセッサの自己テストに関する考察 |
タイトル |
|
|
タイトル |
A Self-Test of Dynamically Reconfigurable Processors |
|
言語 |
en |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題 |
動的再構成可能なプロセッサ |
キーワード |
|
|
主題 |
自己テスト |
キーワード |
|
|
主題 |
コンテキスト数 |
キーワード |
|
|
主題 |
テスト実行時間 |
キーワード |
|
|
主題 |
テストフレーム |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者 |
藤井, 昂志
市原, 英行
井上, 智生
FUJII, Takashi
ICHIHARA, Hideyuki
INOUE, Tomoo
|
抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
マルチコンテキスト型の動的再構成可能なプロセッサでは,1つのタスクの実行中に複数のコンテキストを切り替えることで高い面積効率を実現している.動的再構成可能なプロセッサは従来の再構成可能デバイスと構成が異なるため,そのテストには新たな手法が必要である.本論文では,テストフレームを用いた動的再構成可能なプロセッサの自己テスト手法を提案する.テストフレームの構成はコンテキストによって表現されるため,提案手法ではハードウェアオーバーヘッドがない.テストフレームはProcessing Element (PE)を複数用いて構成したテストパターン生成器,応答解析器とテスト対象PEから成り,これを切り替えることでプロセッサ全体のテストを実行する.テストフレームの構成が異なれば,テストの実行に必要なコンテキスト数が異なり,また,サイクルタイムも異なるため総テスト実行時間も変化する.ここでは,テストフレームの構成例を示しながら,テストフレームの構成とテスト実行時間,コンテキスト数の関係を考察する.テストの対象となるデバイスによりコンテキスト数の制約やコンテキスト数最小,テスト実行時間最小などのテストの方針も異なる.本手法により,コンテキスト数制約などのプロセッサの特性に応じて適切なテストフレーム構成により,テスト実行時間を最小にできる. |
抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
Dynamically Reconfigurable Processor (DRP), which can execute a task with multiple hardware contexts so as to achieve high area-efficiency, needs a new test methodology because of its distinctive architecture. In this paper, we propose a a self-test method of DRPs without area overhead. This method constructs a test flame of processor elements (PEs) such that it consists of test pattern generators, response analyzers and PEs under test, and switches several test flames dynamically so as to test all the PEs. Since the structure of a test flame decides the number of contexts and test application time, we design some test flames with different structures and discuss the relationship of the structures to the number of contexts and test application time. Based on this discussion, we can construct the best test flame according to a given test environment. |
書誌情報 |
情報処理学会研究報告. SLDM, [システムLSI設計技術]
巻 2006,
号 126,
p. 65-70
|
出版者 |
|
|
出版者 |
情報処理学会 |
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
09196072 |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
権利 |
|
|
権利情報 |
本著作物の著作権は(社)情報処理学会に帰属します。本著作物は著作権者である情報処理学会の許可のもとに掲載するものです。ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします。 |
権利 |
|
|
権利情報 |
The copyright of this material is retained by the Information Processing Society of Japan (IPSJ). This material is published on this web site with the agreement of the author (s) and the IPSJ. Please be complied with Copyright Law of Japan and the Code of Ethics of the IPSJ if any users wish to reproduce, make derivative work, distribute or make available to the public any part or whole thereof. All Rights Reserved, Copyright (C) Information Processing Society of Japan. |
権利 |
|
|
権利情報 |
本文データは学協会の許諾に基づきCiNiiから複製したものである。 |
関連サイト |
|
|
|
識別子タイプ |
URI |
|
|
関連識別子 |
http://www.ipsj.or.jp/ |
|
|
関連名称 |
情報処理学会 |
フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |