Item type |
学術雑誌論文 / Journal Article(1) |
公開日 |
2023-02-28 |
タイトル |
|
|
タイトル |
Testing for the Programming Circuit of SRAM-Based FPGAs |
言語 |
|
|
言語 |
eng |
キーワード |
|
|
主題 |
fault detection |
キーワード |
|
|
主題 |
LUT-based FPGA |
キーワード |
|
|
主題 |
SRAM-based FPGA |
キーワード |
|
|
主題 |
functional fault |
キーワード |
|
|
主題 |
configuration |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
著者 |
MICHINISHI, Hiroyuki
YOKOHIRA, Tokumi
OKAMOTO, Takuji
INOUE, Tomoo
FUJIWARA, Hideo
井上, 智生
|
抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
he programming circuit of SRAM-based FPGAs consists of two shift registers, a control circuit and a configuration memory (SRAM) cell array. Because the configuration memory cell array can be easily tested by conventional test methods for RAMs, we focus on testing for the shift registers. We first derive test procedures for the shift registers, which can be done by using only the faculties of the programming circuit, without using additional hardware. Next, we show the validness of the test procedures. Finally, we show an application of the test procedures to test Xilinx XC4025. |
書誌情報 |
IEICE Transactions on Information and Systems
巻 E82-D,
号 6,
p. 1051-1057,
発行日 1999-06-20
|
出版者 |
|
|
出版者 |
電子情報通信学会(IEICE) |
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
0916-8532 |
権利 |
|
|
権利情報 |
copyright©1999 IEICE |
関連サイト |
|
|
|
識別子タイプ |
URI |
|
|
関連識別子 |
http://www.ieice.org/jpn/trans_online/index.html |
|
|
関連名称 |
http://www.ieice.org/jpn/trans_online/index.html |
フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |