ログイン
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 学術雑誌論文
  2. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

A Method of Test Generation for Acyclic Sequential Circuits Using Single Stuck-at Fault Combinational ATPG

https://hiroshima-cu.repo.nii.ac.jp/records/1297
https://hiroshima-cu.repo.nii.ac.jp/records/1297
8b916cf0-7ae6-4fa3-849d-f6b43f3d6664
名前 / ファイル ライセンス アクション
E86-A_12 E86-A_12 _3072.pdf (391.2 kB)
Item type 学術雑誌論文 / Journal Article(1)
公開日 2023-02-28
タイトル
タイトル A Method of Test Generation for Acyclic Sequential Circuits Using Single Stuck-at Fault Combinational ATPG
言語
言語 eng
キーワード
主題 test generation
キーワード
主題 acyclic sequential circuits
キーワード
主題 stuck-at fault
キーワード
主題 partial scan
キーワード
主題 multiple fault
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ journal article
著者 ICHIHARA, Hideyuki

× ICHIHARA, Hideyuki

ICHIHARA, Hideyuki

ja-Kana イチハラ, ヒデユキ

Search repository
INOUE, Tomoo

× INOUE, Tomoo

INOUE, Tomoo

ja-Kana イノウエ, トモオ

Search repository
市原, 英行

× 市原, 英行

en 市原, 英行

Search repository
井上, 智生

× 井上, 智生

en 井上, 智生

Search repository
抄録
内容記述タイプ Abstract
内容記述 A test generation method with time-expansion model can achieve high fault efficiency for acyclic sequential circuits, which can be obtained by partial scan design. This method, however, requires combinational test pattern generation algorithm that can deal with multiple stuck-at faults, even if the target faults are single stuck-at faults. In this paper, we propose a test generation method for acyclic sequential circuits with a circuit model, called MS-model, which can express multiple stuck-at faults in time-expansion model as single stuck-at faults. Our procedure can generate test sequences for acyclic sequential circuits with just combinational test pattern generation algorithm for single stuck-at faults. Experimental results show that test sequences for acyclic sequential circuits with high fault efficiency are generated in small computational effort.
書誌情報 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

巻 E86-A, 号 12, p. 3072-3078, 発行日 2003-12-01
出版者
出版者 電子情報通信学会(IEICE)
ISSN
収録物識別子タイプ ISSN
収録物識別子 0916-8508
権利
権利情報 copyright©2003IEICE
関連サイト
識別子タイプ URI
関連識別子 http://www.ieice.org/jpn/trans_online/index.html
関連名称 http://www.ieice.org/jpn/trans_online/index.html
フォーマット
内容記述タイプ Other
内容記述 application/pdf
著者版フラグ
出版タイプ VoR
出版タイプResource http://purl.org/coar/version/c_970fb48d4fbd8a85
戻る
0
views
See details
Views

Versions

Ver.1 2023-07-25 10:48:02.829341
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3