| Item type |
学術雑誌論文 / Journal Article(1) |
| 公開日 |
2023-02-28 |
| タイトル |
|
|
タイトル |
時間展開モデルを用いた無閉路順序回路のテスト系列圧縮方法 |
| タイトル |
|
|
タイトル |
Test Sequence Compaction Methods for Acyclic Sequential Circuits Using a Time Expansion Model |
|
言語 |
en |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題 |
時間展開モデル |
| キーワード |
|
|
主題 |
無閉路順序回路 |
| キーワード |
|
|
主題 |
テスト系列圧縮 |
| キーワード |
|
|
主題 |
テンプレート |
| キーワード |
|
|
主題 |
逆変換故障シミュレーション |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
| 著者 |
細川, 利典
井上, 智生
平岡, 敏洋
藤原, 秀雄
HOSOKAWA, Toshinori
INOUE, Tomoo
HIRAOKA, Toshihiro
FUJIWARA, Hideo
|
| 抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
無閉路順序回路に対するテスト系列は, 時間展開モデルを用いて生成することができる. 本論文では, 時間展開モデルを用いて生成されるテスト系列は(1)テスト系列長が一定である, (2)各外部入力に対する未定義値(X)が存在する位置がテスト生成の対象故障とは無関係に決まる, という性質に着目し, 静的圧縮, 動的圧縮の二つのテスト系列圧縮方法を提案する. まず, テスト系列の値に依存しないテンプレートを用いた静的テスト系列圧縮方法を提案する. また圧縮後のテスト系列を逆変換したテストパターンで, 時間展開モデルに対して故障シミュレーションを実行する逆変換故障シミュレーションによる動的テスト系列圧縮方法を提案する. いくつかの実際の回路にパーシャルスキャン設計を適用して作成した無閉路順序回路で本提案方法を評価した結果, テスト系列長を19〜34%に削減することができた. |
| 書誌情報 |
電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理
巻 J82-D-I,
号 7,
p. 869-878,
発行日 1999-07-25
|
| 出版者 |
|
|
出版者 |
電子情報通信学会 |
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
0915-1915 |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11341020 |
| 論文ID（NAID） |
|
|
関連タイプ |
isIdenticalTo |
|
|
識別子タイプ |
NAID |
|
|
関連識別子 |
110003184360 |
| 権利 |
|
|
権利情報 |
copyright©1999 IEICE |
| 関連サイト |
|
|
|
識別子タイプ |
URI |
|
|
関連識別子 |
http://www.ieice.org/jpn/trans_online/index.html |
|
|
関連名称 |
http://www.ieice.org/jpn/trans_online/index.html |
| フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
| 著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
j82-d1_7_869.pdf (840.9 kB)
