| Item type |
学術雑誌論文 / Journal Article(1) |
| 公開日 |
2023-02-28 |
| タイトル |
|
|
タイトル |
内部平衡構造に基づく部分スキャン設計法に関する考察 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題 |
順序回路 |
| キーワード |
|
|
主題 |
テスト生成 |
| キーワード |
|
|
主題 |
内部平衡構造 |
| キーワード |
|
|
主題 |
バイパスフリップフロップ |
| キーワード |
|
|
主題 |
拡張部分スキャン設計 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
| 著者 |
高崎, 智也
井上, 智生
藤原, 秀雄
TAKASAKI, Tomoya
INOUE, Tomoo
FUJIWARA, Hideo
|
| 抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
筆者らは先に組合せ回路のテスト生成アルゴリズムでテスト生成可能な順序回路として, 平衡構造を拡張した内部平衡構造順序回路を提案した.本論文ではその内部平衡構造に基づく部分スキャン設計法およびそのテスト生成法を提案する.更に, 順序回路内のフリップフロップに限らず信号線をバイパスフリップフロップ(スキャンとバイパスの機能を有するフリップフロップ)に置き換え, テスト生成容易な順序回路に変換する拡張部分スキャン設計の手法を取り入れ, 核回路を内部平衡構造とする拡張部分スキャン設計法を提案する.この拡張部分スキャン設計において, スキャン化による面積オーバヘッドを小さくするフリップフロップや信号線を選択する方法を述べる.また, 核回路を内部平衡構造とする部分スキャン設計および拡張部分スキャン設計された回路について, 核回路に対するテスト生成法とスキャン化により新たに付加した回路のテスト生成法について述べ, これらのテスト生成法を用いて生成されるテスト系列が正しいテスト系列であることの正当性を示す.更に, ベンチマーク回路に対する実験結果より, 提案した部分スキャン設計および拡張部分スキャン設計が少ない面積オーバヘッドで実現できることを示す. |
| 書誌情報 |
電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ
巻 J81-D-1,
号 3,
p. 318-327,
発行日 1998-03-25
|
| 出版者 |
|
|
出版者 |
電子情報通信学会 |
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
0915-1915 |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10071319 |
| 論文ID（NAID） |
|
|
関連タイプ |
isIdenticalTo |
|
|
識別子タイプ |
NAID |
|
|
関連識別子 |
110003315687 |
| 権利 |
|
|
権利情報 |
copyright©1998 IEICE |
| 関連サイト |
|
|
|
識別子タイプ |
URI |
|
|
関連識別子 |
http://www.ieice.org/jpn/trans_online/index.html |
|
|
関連名称 |
http://www.ieice.org/jpn/trans_online/index.html |
| フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
| 著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
j81-d1_3_318.pdf (688.5 kB)
