| Item type |
学術雑誌論文 / Journal Article(1) |
| 公開日 |
2023-02-28 |
| タイトル |
|
|
タイトル |
部分スルー可検査性に基づく順序回路のテスト生成法 |
| タイトル |
|
|
タイトル |
Test Generation for Sequential Circuits with Partial Thru Testability |
|
言語 |
en |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題 |
スルー可検査性 |
| キーワード |
|
|
主題 |
無閉路可検査性 |
| キーワード |
|
|
主題 |
テスト容易化設計 |
| キーワード |
|
|
主題 |
時間展開モデル |
| キーワード |
|
|
主題 |
組合せテスト生成アルゴリズム |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
| 著者 |
岡, 伸也
OOI, Chia Yee
市原, 英行
井上, 智生
藤原, 秀雄
OKA, Nobuya
ICHIHARA, Hideyuki
INOUE, Tomoo
FUJIWARA, Hideo
|
| 抄録 |
|
|
内容記述タイプ |
Abstract |
|
内容記述 |
無閉路可検査順序回路は実用的にテスト容易な順序回路であり,その一つのクラスとして完全スルー可検査順序回路がある.完全スルー可検査性に基づくテスト容易化設計では,完全スキャン設計に比べて小さい面積オーバヘッドでテスト実行時間の小さいテスト系列を生成できる.本論文では,無閉路可検査性を満たす新たな順序回路のクラスとして,部分スルー可検査順序回路を提案し,部分スルー可検査順序回路に対するテスト生成法,並びに,部分スルー可検査性に基づくテスト容易化設計法を示す.部分スルー可検査性は,完全スルー可検査性のスルー機能に関する十分条件を緩和することで定義され,よって,部分スルー可検査順序回路のクラスは完全スルー可検査順序回路のクラスを真に包含する.実験により,部分スルー可検査性に基づくテスト容易化設計は,完全スルー可検査性に基づくそれに比べて実用的に更なる面積オーバヘッドの削減が可能なだけでなく,テスト実行時間も削減可能であることを示す. |
| 書誌情報 |
電子情報通信学会論文誌. D, 情報・システム
巻 J92-D,
号 12,
p. 2207-2216,
発行日 2009-12-01
|
| 出版者 |
|
|
出版者 |
電子情報通信学会 |
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
1880-4535 |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA12099634 |
| 論文ID（NAID） |
|
|
関連タイプ |
isIdenticalTo |
|
|
識別子タイプ |
NAID |
|
|
関連識別子 |
110007482414 |
| 権利 |
|
|
権利情報 |
copyright©2009 IEICE |
| 関連サイト |
|
|
|
識別子タイプ |
URI |
|
|
関連識別子 |
http://www.ieice.org/jpn/trans_online/index.html |
|
|
関連名称 |
http://www.ieice.org/jpn/trans_online/index.html |
| フォーマット |
|
|
内容記述タイプ |
Other |
|
内容記述 |
application/pdf |
| 著者版フラグ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
J92-D_12 _2207.pdf (437.4 kB)
