ログイン
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 学術雑誌論文
  2. 電子情報通信学会論文誌. A, 基礎・境界

K出力可能な閉そく網と非閉そく網を階層的に用いたバンク型マルチポートメモリの構成と評価

https://hiroshima-cu.repo.nii.ac.jp/records/1198
https://hiroshima-cu.repo.nii.ac.jp/records/1198
5c151542-00a7-423b-a95c-cde1131f06d2
名前 / ファイル ライセンス アクション
J89-A_10_774.pdf J89-A_10_774.pdf (1.9 MB)
Item type 学術雑誌論文 / Journal Article(1)
公開日 2023-02-28
タイトル
タイトル K出力可能な閉そく網と非閉そく網を階層的に用いたバンク型マルチポートメモリの構成と評価
タイトル
タイトル Evaluation of a Hierarchical Bank Based Multi-Port Memory Architecture Using a Multiple Outlets Blocking Network as an Upper Hierarchy and a Non Blocking Network as a Lower Hierarchy
言語 en
言語
言語 jpn
キーワード
主題 マルチポートメモリ
キーワード
主題 バンクメモリ
キーワード
主題 相互結合網
キーワード
主題 チップ面積
キーワード
主題 アクセスバンド幅
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ journal article
著者 井上, 智宏

× 井上, 智宏

井上, 智宏

ja-Kana イノウエ, トモヒロ

Search repository
浅生, 宗隆

× 浅生, 宗隆

浅生, 宗隆

ja-Kana アサオ, ムネタカ

Search repository
弘中, 哲夫

× 弘中, 哲夫

弘中, 哲夫

ja-Kana ヒロナカ, テツオ

Search repository
谷川, 一哉

× 谷川, 一哉

谷川, 一哉

ja-Kana タニガワ, カズヤ

Search repository
小出, 哲士

× 小出, 哲士

小出, 哲士

ja-Kana コイデ, テツシ

Search repository
マタウシュ, ハンス ユルゲン

× マタウシュ, ハンス ユルゲン

マタウシュ, ハンス ユルゲン

ja-Kana マタウシュ, ハンス ユルゲン

Search repository
INOUE, Tomohiro

× INOUE, Tomohiro

en INOUE, Tomohiro

Search repository
ASAO, Munetaka

× ASAO, Munetaka

en ASAO, Munetaka

Search repository
HIRONAKA, Tetsuo

× HIRONAKA, Tetsuo

en HIRONAKA, Tetsuo

Search repository
TANIGAWA, Kazuya

× TANIGAWA, Kazuya

en TANIGAWA, Kazuya

Search repository
KOIDE, Tetsushi

× KOIDE, Tetsushi

en KOIDE, Tetsushi

Search repository
MATTAUSCH, Hans Jurgen

× MATTAUSCH, Hans Jurgen

en MATTAUSCH, Hans Jurgen

Search repository
抄録
内容記述タイプ Abstract
内容記述 マルチポートメモリを現実的なチップ面積で実現する方法として相互結合網と複数のバンクメモリを用いるバンク型マルチポートメモリがある.バンク型マルチポートメモリでは同一バンクに対するアクセス衝突によるランダムアクセスバンド幅の低下を防ぐため,ポート数に比べてバンクメモリの数を多く設定する必要がある.ところがメモリ容量が少ないオンチップシステムへの応用を考えた場合,相互結合網部分のチップ面積がメモリセル部分のチップ面積と比較して相対的に大きくなる危険性がある.そこで,このような問題を解決する一つの方法として,バンク型マルチポートメモリの相互結合網を階層構造化してチップ面積の削減を図る方法が考えられる.しかしながら使用する相互結合網の組合せによるバンク型マルチポートメモリのハードウェア量とアクセスバンド幅との関係が明確になっていない.また単純に階層構造化をすると上位階層と下位階層間のアクセスバンド幅が低下する問題がある.そこで本論文ではこの問題を改善したバンク型マルチポートメモリの構成の提案,及び,階層構造化する相互結合網としてクロスバと閉そく網を用いた場合のバンク型マルチポートメモリのモデル化を行い,ランダムアクセスに対するメモリアクセスバンド幅とトランジスタ数,及び,チップ面積の評価をした.その結果,閉そく網であるEBSFとクロスバを用いて階層構造化する方法がバンド幅に対する面積効率が高いことが分かり,同一のランダムアクセスバンド幅の場合,従来のバンク型マルチポートメモリと比較してチップ面積を約15〜20%小さくできることが分かった.
書誌情報 電子情報通信学会論文誌. A, 基礎・境界

巻 J89-A, 号 10, p. 774-789, 発行日 2006-10-01
出版者
出版者 電子情報通信学会
ISSN
収録物識別子タイプ ISSN
収録物識別子 09135707
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10013345
権利
権利情報 copyright©2006 IEICE
関連サイト
識別子タイプ URI
関連識別子 http://www.ieice.org/jpn/trans_online/index.html
関連名称 http://www.ieice.org/jpn/trans_online/index.html
フォーマット
内容記述タイプ Other
内容記述 application/pdf
著者版フラグ
出版タイプ VoR
出版タイプResource http://purl.org/coar/version/c_970fb48d4fbd8a85
戻る
0
views
See details
Views

Versions

Ver.1 2023-07-25 10:50:51.510139
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3